Inscrivez-vous ou connectez-vous pour rejoindre votre communauté professionnelle.
• VHDL:
– concurrent procedure calls are allowed
• Verilog:
– concurrent procedure calls are not allowed
Verilog syntax follws C syntax. But VHDL follows ADA syntax.
Both hare used for writing Logic Circuits or HArdware description.
In my opnion verylog is easy to write but VHDL is more error prone during develoipment phase.
Avez-vous besoin d'aide pour créer un CV ayant les mots-clés recherchés par les employeurs?